Blog

Tóm tắt: Ngày nay với sự phát triển không ngừng của công nghệ, các mô hình trí tuệ nhân tạo, xử lý ảnh, xử lý tín hiệu số,… yêu cầu một lượng lớn các phép tính. Trong đó, phép nhân là một phép tính phức tạp đòi hỏi một lượng lớn tài nguyên phần cứng. Do đó việc thiết kế ra một bộ nhân hiệu năng cao có thể cấu hình giúp giải quyết các vấn đề hiệu quả năng lượng, tốc độ, tăng khả năng phản hồi theo thời gian thực cho xe tự lái, huấn luyện các mô hình trí tuệ nhân tạo,… Đồ án này sẽ trình bày thuật toán, các bước thiết kế, mô phỏng và thực thi lõi IP thực hiện phép nhân trên FPGA. Các công việc chính của đồ án này bao gồm: Thiết kế và mô hình hóa mạch nhân ở mức RTL bằng ngôn ngữ mô tả phần cứng Verilog, tổng hợp, mô phỏng, thực thi và kiểm chứng mạch trên FPGA. Từ kết quả thu được cho thấy rằng lõi IP thực hiện phép nhân có thể hoạt động tốt trên FPGA, đáp ứng được yêu cầu đặt ra của đồ án.
Từ khóa: Booth Multiply, Phép nhân có thể cấu hình, Thiết kế mức RTL, FPGA.