Tóm tắt: Trong những năm gần đây, sự phát triển của các kỹ thuật tối ưu hóa tiên tiến và sự gia tăng hiệu quả tính toán đã giúp các kỹ thuật học sâu trở nên phổ biến. Mạng nơ-ron tích chập (CNN) là một trong những kiến trúc mạng nơ-ron nhân tạo phổ biến nhất được áp dụng cho các ứng dụng thị giác máy, chủ yếu trong các lĩnh vực phân loại và nhận dạng đối tượng. Để trích xuất các đặc trưng trong dữ liệu đầu vào nhằm nhận diện chính xác, CNN sử dụng các kết nối cục bộ và những bộ trọng số để thực hiện một loạt các phép tính nhân chập và rút gọn – điều làm cho thời gian tính toán và mức tiêu thụ năng lượng của nó tăng lên. Đồ án này sẽ trình bày phương pháp nghiên cứu, thiết kế, mô phỏng và thực hiện phần cứng tăng tốc xử lý cho mạng tích chập trên FPGA. Các công việc chính trong đồ án này bao gồm nghiên cứu thuật toán, thiết kế phần cứng các mô đun thành phần trong mạng tích chập bằng phương pháp thiết kế mạch và mô tả lại thiết kế phần cứng bằng ngôn ngữ mô tả phần cứng VHDL, được tổng hợp và mô phỏng sử dụng phần mềm Vivado. Từ kết quả mô phỏng chức năng sau tổng hợp và thực thi thu được cho thấy bộ tăng tốc phần cứng có thể hoạt động tốt trên FPGA, đáp ứng được yêu cầu của đồ án.
Từ khóa: CNN, Convolutional Neural Network, bộ tăng tốc phần cứng, VHDL, FPGA
Bo mạch FPGA được sử dụng trong Khóa luận:
