Lập trình ADC trên bo mạch FRDM-KL46Z
Do các bộ biến đổi tương tự - số ADC được sử dụng rộng rãi trong thu thập dữ liệu nên trong những năm gần đây ngày càng có nhiều…
VHDL Testbench #1: Kiểm tra mạch tổ hợp
Source: https://vhdlguide.readthedocs.io/en/latest/vhdl/testbench.html Để mô phỏng mạch điện chúng ta vừa thiết kế chúng ta có thể tạo ra các dạng sóng mô phỏng bằng ModelSim bằng cách cung cấp các…
Mã nguồn VHDL bộ nhân theo phương pháp Baugh-Wooley
Bài viết trình bày việc thực hiện khối bộ nhân theo phương pháp Baugh-Wooley. Phương pháp Baugh-Wooley áp dụng cho cả phép nhân có dấu và không dấu. Toán tử…
MUSRA#9 Mã nguồn VHDL mức RTL bộ cộng lai ghép tốc độ cao
Hầu hết các phép tính số học chẳng hạn phép nhân, chia, trừ đều có thể thực hiện được thông qua phép tính cộng. Chẳng hạn, Hình 35 chỉ ra…
Ghép nối bo mạch FRDM-KL46Z với bàn phím
Để giảm số lượng các chân I/O của vi điều khiển được sử dụng khi ghép nối với bàn phím, bàn phím được tổ chức thành một ma trận các…
Giao diện ghép nối SPI
Giao diện ngoại vi nối tiếp SPI (serial peripheral interface) là giao diện ghép nối dạng buýt nối tiếp đồng bộ được tích hợp trong nhiều linh kiện như cảm…
Giao diện ghép nối I2C
IIC (Inter-Integrated Circuit) là giao diện ghép nối nối tiếp bán song công (half-duplex) dạng buýt được tích hợp trong nhiều thiết bị như cảm biến, đồng hồ thời gian…
Ghép nối phím bấm với cổng GPIO trên bo mạch FRDM-KL46Z
1. Giới thiệu Dòng vi điều khiển Kinetis của Freescale tích hợp sẵn trong mỗi chân cổng các điện trở kéo lên nguồn nuôi và điện trở kéo xuống đất…
VHDL vs. Verilog: Hệ thống an toàn số
Học thiết kế mạch bằng cả ngôn ngữ VHDL và Verilog thông qua ví dụ thiết kế một hệ thống an toàn số. Chúng ta…
Học thiết kế mạch bằng VHDL và Verilog thông qua ví dụ #1
Bảng 5‑1 và Bảng 5‑2 miêu tả mạch trong Hình 5‑1 lần lượt bằng Verilog và VHDL. Hình 5‑1. Sơ đồ mạch ví dụ 1 Bảng 5‑1. Miêu tả bằng…
- Go to the previous page
- 1
- …
- 3
- 4
- 5
- 6
- 7
- 8
- 9
- …
- 12
- Go to the next page